[AnalogAI] (경력 5년) Senior Circuit Design Engineer

한 줄 요약

[AnalogAI] (경력 5년) Senior Circuit Design Engineer — AnalogAI · 판교 · 경력 5년 이상 · 정규직. 현재 상태: 진행·예정.

정보 갱신일 2026-10-21

조건·일정 확인

기관·대학

AnalogAI

지역·근무지

판교

고용 형태

정규직

경력

경력 5년 이상

학력

석사 이상

담당 업무

• System architecture : FPGA, Interface, IO, Package, PCB등에 전반적인 이해 및 Top level 검증
• 디지털 설계: Verilog를 사용한 FPGA 설계 및 검증, Cadence Allegro를 사용한 PCB 설계 및 아트워크.
• 아날로그/혼성신호 회로 이해:
• 다음 항목 Block에 대한 이해:
• PMIC : LDO(Low Dropout Regulator), Power sequencing
• Clock : PLL, DLL
• Bias : BGR, Voltage reference, Temp-sensor
• 데이터 변환기 (SAR ADC, Sigma-Delta ADC, Single-slope ADC, DAC)
• 증폭기 (연산증폭기, 트랜스임피던스 증폭기)
• 차지펌프, 레벨 시프터
• 메모리 시스템용 혼성신호 인터페이스 회로
• 커스텀 아날로그 IP 개발

지원 자격

• 이공계 전공: 컴퓨터공학, 전기/전자공학, 반도체 등 관련 분야 석사 이상
• 기술 이해도:
• 회로도 설계, 레이아웃, 프리/포스트레이아웃 시뮬레이션 경험
• 사용 도구: Virtuoso, ADE (Cadence), HSPICE (Synopsys)
• 프로토타입 테이프아웃 경험
• PCB 설계 경험
• 아날로그 회로 설계 및 분석 능력
• Cadence 또는 관련 EDA 도구를 사용한 아날로그 회로 설계 능력
• RTL/합성/배치-배선에 대한 친숙도
• 레이아웃 설계 수행 또는 레이아웃 분석 능력
• 칩 측정 장비에 대한 충분한 이해와 측정 및 디버깅 경험

우대 사항

• 5년 이상 관련 분야 경력
• SoC/ASIC 칩 개발 및 측정 경험
• Cadence, Synopsys 등 EDA 도구 숙련도
• 다양한 CMOS 공정(180nm, 65nm) 설계 경험
• 혼성신호 회로 설계 능력 보유자
• 전자회로 설계 또는 관련 분야 박사학위
• 아날로그 IP 회로 개발 기업 또는 회로 설계 분야 경력자

공식 출처와 다음 단계

원천 정보 갱신: 2026. 10. 21. PM 5:06

본문에 없는 자격·금액·일정은 임의로 보완하지 않습니다. 원문과 담당 기관에서 확인하세요.

관련 정보

AnalogAI 연구·기술직 채용 · 연구·기술직 채용공고 전체 보기