퓨리오사AI Hardware - Senior SoC Design Engineer

한 줄 요약

퓨리오사AI Hardware - Senior SoC Design Engineer — 퓨리오사AI · Seoul, South Korea. 현재 상태: 진행·예정.

정보 갱신일 2026-10-21

조건·일정 확인

기관·대학

퓨리오사AI

지역·근무지

Seoul, South Korea

학력

학사 이상

담당 업무

• SoC Architecture 및 Evaluation 요구사항, 목표 성능, 시스템 사양에 대한 이해를 바탕으로 최적의 SoC Architecture를 결정합니다.
• 요구사항, 목표 성능, 시스템 사양에 대한 이해를 바탕으로 최적의 SoC Architecture를 결정합니다.
• Micro-Architecture 및 RTL Design 문서 형태로 Micro-Architecture를 정의하고 이를 바탕으로 RTL을 설계 합니다.
• 문서 형태로 Micro-Architecture를 정의하고 이를 바탕으로 RTL을 설계 합니다.
• Subsystem or Block-Top Integration Top level integration 후 Timing closure, Lint check 및 Synthesis 를 수행하고 타 팀과 협력합니다.
• Top level integration 후 Timing closure, Lint check 및 Synthesis 를 수행하고 타 팀과 협력합니다.
• Design Verification 팀과의 협업 Design Verification 팀에게 검증 plan을 작성하여 전달하고 목표하는 coverage goal 달성을 위해 협력합니다.
• Design Verification 팀에게 검증 plan을 작성하여 전달하고 목표하는 coverage goal 달성을 위해 협력합니다.
• Physical Implementation 팀과의 협업 PnR에서 발생할 수 있는 Physical Implementation 이슈를 미리 판단하여 RTL Design에 반영할 수 있게 관련 팀과 협력합니다.
• PnR에서 발생할 수 있는 Physical Implementation 이슈를 미리 판단하여 RTL Design에 반영할 수 있게 관련 팀과 협력합니다.
• Silicon bring-up 팀과의 협업 Silicon bring-up 및 system level verification에 참여하고 협력합니다.
• Silicon bring-up 및 system level verification에 참여하고 협력합니다.

지원 자격

• 전자공학과, 컴퓨터공학 관련 학과 전공자
• 7년 이상의 RTL 설계 경력을 가진 학사 학위 소지자 혹은 5년 이상의 RTL 설계 경력을 가진 석사 학위 소지자

우대 사항

• SoC System IP 설계 경력 다양한 IP를 System / Chiptop level 설계, integration 실무 경험
• 다양한 IP를 System / Chiptop level 설계, integration 실무 경험
• Subsystem Top 설계 경력
• Data Center 향 혹은 Large-Scale SoC 설계 경력
• FPGA Porting 경력
• AMBA Bus Protocol 및 여러 Bus Interface 대한 높은 이해도
• Clock Domain Crossing에 대한 높은 이해도
• Design Automation 및 Scripting 을 통한 design flow 개선 경험
• Verification, Synthesis, Power Estimation Tool과 같이 다양한 EDA tool 사용 경험
• talent@furiosa.ai

공식 출처와 다음 단계

원천 정보 갱신: 2026. 10. 21. PM 5:06

본문에 없는 자격·금액·일정은 임의로 보완하지 않습니다. 원문과 담당 기관에서 확인하세요.

관련 정보

퓨리오사AI 연구·기술직 채용 · 연구·기술직 채용공고 전체 보기