BRIDGELYT · RESEARCH & OPPORTUNITIES
가온칩스 [경력] CE팀 Package Design 담당 엔지니어 채용
가온칩스 [경력] CE팀 Package Design 담당 엔지니어 채용 — 가온칩스 · 경력 3년 이상 · 정규직. 담당 업무·지원 자격·마감일과 공식 지원 링크를 확인하세요.
진행·예정 · 출처에서 확인한 정보이며 최종 조건은 공식 원문을 확인하세요.
한 줄 요약
가온칩스 [경력] CE팀 Package Design 담당 엔지니어 채용 — 가온칩스 · 가온칩스 · 경력 3년 이상 · 정규직. 현재 상태: 진행·예정.
정보 갱신일 2026-10-21
조건·일정 확인
- 기관·대학
- 가온칩스
- 지역·근무지
- 가온칩스
- 고용 형태
- 정규직
- 경력
- 경력 3년 이상
- 학력
- 공식 공고 확인
담당 업무
- Package Type (Flipchip, Wire Bonding Pkg Substrate 및 Lead frame 등) 설계 및 검토
- High Speed I/O (DDR, PCIe, SERDES, USB 등)에 대한 Package Design 최적화
- Design requirement 및 guide 에 대한 이해 및 설계 반영
- Customer 및 IP별 요구 사항 반영 설계
- PKG Level 검증 간 Feedback 사항 수정 설계
지원 자격
- Package Design 관련 경력 3년 이상
- OSAT Package design engineer 출신 또는 PCB Design 경험 보유자
- PKG Design 설계 및 Review 가능자
- 해외여행에 결격사유가 없는 자
- 남성의 경우, 병역필 또는 면제자
우대 사항
- DDR4/5 이상 High Speed 디자인 경험자
- PCB Design 경험 보유 및 Tool 사용 가능자
- 2.5D·3D 패키징 관련 업무 경험자
- Business English Speaking 가능자
공식 출처와 다음 단계
공식 원문 확인원천 정보 갱신: 2026. 10. 21. PM 5:06
본문에 없는 자격·금액·일정은 임의로 보완하지 않습니다. 원문과 담당 기관에서 확인하세요.
도구에서 보기·관심 저장관련 정보
가온칩스 연구·기술직 채용 · 연구·기술직 채용공고 전체 보기
연구·기술직 채용공고 · 진행·예정
가온칩스
설계 조직과 경영진 간 기술 커뮤니케이션 허브 역할
연구·기술직 채용공고 · 진행·예정
가온칩스
Flatten or Hierarchical Physical Design Flow
연구·기술직 채용공고 · 진행·예정
가온칩스
Logical/Physical Synthesis
연구·기술직 채용공고 · 진행·예정
가온칩스
[기본업무]