가온칩스 [경력] 시스템 반도체 설계 (Physical Implementation)

한 줄 요약

가온칩스 [경력] 시스템 반도체 설계 (Physical Implementation) — 가온칩스 · 가온칩스 · 경력 3년 이상 · 정규직. 현재 상태: 진행·예정.

정보 갱신일 2026-10-21

조건·일정 확인

기관·대학

가온칩스

지역·근무지

가온칩스

고용 형태

정규직

경력

경력 3년 이상

학력

학사 이상

담당 업무

• Logical/Physical Synthesis
• Equivalent check (LEC)
• BIST logic 설계 for Memory Test
• Scan (Stuck-at/At-speed) Logic 설계
• Boundary Scan 설계
• IP's Direct Access Test 를 위한 Logic 설계
• Dynamic Simulation
• Static Timing Analysis(STA)
• Low Power 구현을 위한 upf 제작 및 검증
• Power consumption estimation
• Logic DRC check
• ASIC Design Methodology

지원 자격

• Physical Implementation 관련 업무 경력 3년 이상
• 정규 4년제 대학교 학사 학위 이상 보유자
• 해외여행에 결격 사유가 없는 자
• 남성의 경우, 병역필 또는 면제자

우대 사항

• Project leading 및 Top 경험자
• STA, SDC clean-up, upf 전문가
• Advanced DFT 경험자 (In-System test 구현, EDA Vendor별 MBIST/SCAN 구현, IJTAG 구현 등)
• 외국어 가능자 (해외 어학 연수자)

공식 출처와 다음 단계

원천 정보 갱신: 2026. 10. 21. PM 5:06

본문에 없는 자격·금액·일정은 임의로 보완하지 않습니다. 원문과 담당 기관에서 확인하세요.

관련 정보

가온칩스 연구·기술직 채용 · 연구·기술직 채용공고 전체 보기